AS4C1M16S-7TCNTR

Alliance Memory
913-AS4C1M16S-7TCNTR
AS4C1M16S-7TCNTR

Ürt.:

Açıklama:
DRAM 16Mb, 3.3V, 143Mhz 1M x 16 SDRAM

ECAD Modeli:
Bu dosyayı ECAD Aracınız için dönüştürmek için ücretsiz Library Loader dosyasını indirin. ECAD Model hakkında daha fazla bilgi edinin.

Stok Durumu

Stok:
Stokta Yok
Fabrika Teslim Süresi:
12 Hafta Fabrikada tahmini üretim süresi.
Minimum: 1   Çoklu: 1
Birim Fiyat:
-,-- €
Toplam Fiyat:
-,-- €
Tahmini Gümrük Vergisi:
Paketleme:
Tam Makara (1000'in katları olarak sipariş verin)

Fiyatlandırma (EUR)

Miktar Birim Fiyat
Toplam Fiyat
Hazır Kesim Bant / MouseReel™
2,38 € 2,38 €
2,23 € 22,30 €
2,16 € 54,00 €
2,11 € 105,50 €
2,06 € 206,00 €
2,00 € 500,00 €
1,97 € 985,00 €
Tam Makara (1000'in katları olarak sipariş verin)
1,86 € 1.860,00 €
1,81 € 3.620,00 €
† 5,00 € MouseReel™ ücreti alışveriş sepetinize eklenecek ve hesaplanacaktır. MouseReel™ siparişleri iptal veya iade edilemez.

Alternatif Ambalajlar

Ürt. Parça Numarası:
Paketleme:
Tray
Stok Durumu:
Stokta Var
Fiyat:
2,96 €
Min:
1

Ürün Niteliği Öznitelik Değeri Özellik Seçin
Alliance Memory
Ürün Kategorisi: DRAM
RoHS:  
SDRAM
16 Mbit
16 bit
143 MHz
TSOP-II-50
1 M x 16
5.4 ns
3 V
3.6 V
0 C
+ 70 C
AS4C1M16S-7
Reel
Cut Tape
MouseReel
Marka: Alliance Memory
Montaj Ülkesi: Not Available
Dağıtım Ülkesi: Not Available
Menşe Ülke: TW
Neme Duyarlı: Yes
Montaj Stili: SMD/SMT
Ürün Tipi: DRAM
Fabrika Paket Miktarı: 1000
Alt kategori:: Memory & Data Storage
Besleme Akımı - Maks: 70 mA
Bulunan ürünler:
Benzer ürünleri göstermek için en az bir onay kutusu seçin
Bu kategorideki benzer ürünleri göstermek için yukarıda en az bir onay kutusu seçin.
Seçilen özellikler: 0

CNHTS:
8542319090
USHTS:
8542320002
JPHTS:
854232021
KRHTS:
8542321010
MXHTS:
8542320201
ECCN:
EAR99

AS4C SDRAM

Alliance Memory AS4C SDRAM is high-speed CMOS synchronous DRAM containing 64Mbits, 128Mbits, or 256Mbits. They are internally configured as 4 banks of 1M, 2M, or 4M word x 16 DRAM with a synchronous interface (all signals are registered on the positive edge of the clock signal, CLK). Read and write accesses to the SDRAM are burst oriented, accesses start at a selected location and continue for a programmed number of locations in a programmed sequence. Accesses begin with the registration of a BankActivate command, which is then followed by a Read or Write command.