CD74AC164M

595-CD74AC164M
CD74AC164M

Ürt.:

Açıklama:
Sayaç Kaydırma Kayıtları 8-Bit Ser-In/Prl-Out Shift Register

Yaşam Döngüsü:
Yaşamın Sonu:
Eskime için planlanmıştır ve üretici tarafından üretimi durdurulacaktır.
ECAD Modeli:
Bu dosyayı ECAD Aracınız için dönüştürmek için ücretsiz Library Loader dosyasını indirin. ECAD Model hakkında daha fazla bilgi edinin.

Stokta Var: 128

Stok:
128 Hemen Gönderilebilir
128'dan büyük miktarlar minimum sipariş gerekliliklerine tabi olacaktır.
Minimum: 1   Çoklu: 1
Birim Fiyat:
-,-- €
Toplam Fiyat:
-,-- €
Tahmini Gümrük Vergisi:

Fiyatlandırma (EUR)

Miktar Birim Fiyat
Toplam Fiyat
0,98 € 0,98 €
0,711 € 7,11 €
0,602 € 15,05 €
0,601 € 60,10 €
0,568 € 568,00 €
0,542 € 2.168,00 €
0,501 € 4.008,00 €

Alternatif Ambalajlar

Ürt. Parça Numarası:
Paketleme:
Reel, Cut Tape, MouseReel
Stok Durumu:
Stokta Var
Fiyat:
0,59 €
Min:
1

Benzer Ürün

Texas Instruments CD74AC164M96
Texas Instruments
Sayaç Kaydırma Kayıtları 8-Bit Ser-In/Prl-Out Shift Register A 59 A 595-CD74AC164M

Ürün Niteliği Öznitelik Değeri Özellik Seçin
Texas Instruments
Ürün Kategorisi: Sayaç Kaydırma Kayıtları
RoHS:  
Serial to Parallel
1 Circuit
8 bit
SOIC-14
74AC
CMOS
2
157 ns, 17.5 ns, 12.5 ns
1.5 V
5.5 V
- 55 C
+ 125 C
Tube
Marka: Texas Instruments
İşlev: Shift Register
Montaj Stili: SMD/SMT
Çıkış Satırı Sayısı: 8
İşletim Besleme Voltajı: 1.5 V to 5.5 V
Ürün Tipi: Counter Shift Registers
Seri: CD74AC164
Fabrika Paket Miktarı: 50
Alt kategori:: Logic ICs
Birim Ağırlık: 129,400 mg
Bulunan ürünler:
Benzer ürünleri göstermek için en az bir onay kutusu seçin
Bu kategorideki benzer ürünleri göstermek için yukarıda en az bir onay kutusu seçin.
Seçilen özellikler: 0

Bu işlev için JavaScript'in etkinleştirilmesi gerekir.

CNHTS:
8542319090
CAHTS:
8542390000
USHTS:
8542390090
KRHTS:
8542311000
TARIC:
8542319000
MXHTS:
8542310399
ECCN:
EAR99

CD74AC164/CD74ACT164 8-Bit SIPO Shift Registers

Texas Instruments CD74AC164/CD74ACT164 8-Bit SIPO Shift Registers have two serial inputs (A and B) connected through an AND gate and an asynchronous clear (CLR). The device requires a high signal on both A and B to set the input data line high; a low signal on either will set the input data line low. Data at A and B can be changed while CLK is high or low, provided the minimum set-up time requirements are met.