CD74ACT164M96

Texas Instruments
595-CD74ACT164M96
CD74ACT164M96

Ürt.:

Açıklama:
Sayaç Kaydırma Kayıtları 8-Bit Srl-In Prl-Out A 595-CD74ACT164M A 595-CD74ACT164M

ECAD Modeli:
Bu dosyayı ECAD Aracınız için dönüştürmek için ücretsiz Library Loader dosyasını indirin. ECAD Model hakkında daha fazla bilgi edinin.

Stokta Var: 5.611

Stok:
5.611 Hemen Gönderilebilir
Fabrika Teslim Süresi:
6 Hafta Gösterilenden daha büyük miktarlar için fabrikada tahmini üretim süresi.
Minimum: 1   Çoklu: 1
Birim Fiyat:
-,-- €
Toplam Fiyat:
-,-- €
Tahmini Gümrük Vergisi:
Paketleme:
Tam Makara (2500'in katları olarak sipariş verin)

Fiyatlandırma (EUR)

Miktar Birim Fiyat
Toplam Fiyat
Hazır Kesim Bant / MouseReel™
0,765 € 0,77 €
0,55 € 5,50 €
0,495 € 12,38 €
0,435 € 43,50 €
0,407 € 101,75 €
0,39 € 195,00 €
0,381 € 381,00 €
Tam Makara (2500'in katları olarak sipariş verin)
0,351 € 877,50 €
0,341 € 2.557,50 €
† 5,00 € MouseReel™ ücreti alışveriş sepetinize eklenecek ve hesaplanacaktır. MouseReel™ siparişleri iptal veya iade edilemez.

Ürün Niteliği Öznitelik Değeri Özellik Seçin
Texas Instruments
Ürün Kategorisi: Sayaç Kaydırma Kayıtları
RoHS:  
Serial to Parallel
1 Circuit
8 bit
SOIC-14
74ACT
CMOS
2
14.9 ns
500 mV
6 V
- 55 C
+ 125 C
Reel
Cut Tape
MouseReel
Marka: Texas Instruments
İşlev: 8 Bit Serial In Parallel Out
Montaj Stili: SMD/SMT
Çıkış Satırı Sayısı: 8
İşletim Besleme Voltajı: 500 mV to 6 V
Ürün Tipi: Counter Shift Registers
Seri: CD74ACT164
Fabrika Paket Miktarı: 2500
Alt kategori:: Logic ICs
Birim Ağırlık: 129,400 mg
Bulunan ürünler:
Benzer ürünleri göstermek için en az bir onay kutusu seçin
Bu kategorideki benzer ürünleri göstermek için yukarıda en az bir onay kutusu seçin.
Seçilen özellikler: 0

Bu işlev için JavaScript'in etkinleştirilmesi gerekir.

CNHTS:
8542399000
CAHTS:
8542390000
USHTS:
8542390090
JPHTS:
8542390990
TARIC:
8542319000
MXHTS:
8542310399
ECCN:
EAR99

CD74AC164/CD74ACT164 8-Bit SIPO Shift Registers

Texas Instruments CD74AC164/CD74ACT164 8-Bit SIPO Shift Registers have two serial inputs (A and B) connected through an AND gate and an asynchronous clear (CLR). The device requires a high signal on both A and B to set the input data line high; a low signal on either will set the input data line low. Data at A and B can be changed while CLK is high or low, provided the minimum set-up time requirements are met.