LMK1D1208PRHAR

Texas Instruments
595-LMK1D1208PRHAR
LMK1D1208PRHAR

Ürt.:

Açıklama:
Saat Ara Belleği 8-channel output 1.8 -V 2.5-V and 3.3-V LMK1D1208PRHAT

ECAD Modeli:
Bu dosyayı ECAD Aracınız için dönüştürmek için ücretsiz Library Loader dosyasını indirin. ECAD Model hakkında daha fazla bilgi edinin.

Stokta Var: 2.399

Stok:
2.399 Hemen Gönderilebilir
Fabrika Teslim Süresi:
6 Hafta Gösterilenden daha büyük miktarlar için fabrikada tahmini üretim süresi.
Minimum: 1   Çoklu: 1
Birim Fiyat:
-,-- €
Toplam Fiyat:
-,-- €
Tahmini Gümrük Vergisi:
Paketleme:
Tam Makara (2500'in katları olarak sipariş verin)

Fiyatlandırma (EUR)

Miktar Birim Fiyat
Toplam Fiyat
Hazır Kesim Bant / MouseReel™
11,63 € 11,63 €
9,15 € 91,50 €
8,54 € 213,50 €
7,86 € 786,00 €
7,53 € 1.882,50 €
7,34 € 3.670,00 €
7,18 € 7.180,00 €
Tam Makara (2500'in katları olarak sipariş verin)
7,18 € 17.950,00 €
† 5,00 € MouseReel™ ücreti alışveriş sepetinize eklenecek ve hesaplanacaktır. MouseReel™ siparişleri iptal veya iade edilemez.

Ürün Niteliği Öznitelik Değeri Özellik Seçin
Texas Instruments
Ürün Kategorisi: Saat Ara Belleği
RoHS:  
16 Output
2 GHz
575 ps
LVDS
VQFN-40
CML, HCSL, LVDS, LVPECL, LVCMOS
250 MHz
1.71 V
3.465 V
LMK1D1208P
- 40 C
+ 105 C
Marka: Texas Instruments
Geliştirme Kiti: LMK1D1212EVM
Görev Döngüsü - Maks: 55 %
Neme Duyarlı: Yes
Montaj Stili: SMD/SMT
İşletim Besleme Akımı: 87 mA
Paketleme: Reel
Paketleme: Cut Tape
Paketleme: MouseReel
Ürün: Clock Buffers
Ürün Tipi: Clock Buffers
Fabrika Paket Miktarı: 2500
Alt kategori:: Clock & Timer ICs
Tip: Low Additive Jitter LVDS Buffer
Bulunan ürünler:
Benzer ürünleri göstermek için en az bir onay kutusu seçin
Bu kategorideki benzer ürünleri göstermek için yukarıda en az bir onay kutusu seçin.
Seçilen özellikler: 0

Bu işlev için JavaScript'in etkinleştirilmesi gerekir.

CNHTS:
8542399000
USHTS:
8542390090
ECCN:
EAR99

LMK1D1208P 8-Channel Output LVDS Clock Buffer

Texas Instruments LMK1D1208P 8-Channel Output LVDS Clock Buffer distributes one of two selectable clock inputs (IN0 and IN1) to eight pairs of differential LVDS clock outputs (OUT0 through OUT7). This distribution is done with minimum skew for clock distribution. The inputs can be LVDS, LVPECL, LVCMOS, HCSL, or CML.