MT46V32M16P-5B:J

Micron
340-122552-TRAY
MT46V32M16P-5B:J

Ürt.:

Açıklama:
DRAM DDR 512Mbit 16 66/66TSOP 1 CT

Yaşam Döngüsü:
Fabrika ile Durumu Doğrulayın:
Yaşam döngüsü bilgileri belirsizdir. Bu parça numarasının kullanılabilirliğini doğrulamak için üreticiden bir fiyat teklifi alın.
ECAD Modeli:
Bu dosyayı ECAD Aracınız için dönüştürmek için ücretsiz Library Loader dosyasını indirin. ECAD Model hakkında daha fazla bilgi edinin.

Stokta Var: 4.275

Stok:
4.275
Hemen Gönderilebilir
Siparişte:
3.240
Beklenen 20.02.2026
1.080
Beklenen 6.03.2026
Fabrika Teslim Süresi:
53
Hafta Gösterilenden daha büyük miktarlar için fabrikada tahmini üretim süresi.
8595'dan büyük miktarlar minimum sipariş gerekliliklerine tabi olacaktır.
Bu ürün için uzun teslimat süresi bildirilmiştir.
Minimum: 1   Çoklu: 1   Maksimum: 3240
Birim Fiyat:
-,-- €
Toplam Fiyat:
-,-- €
Tahmini Gümrük Vergisi:

Fiyatlandırma (EUR)

Miktar Birim Fiyat
Toplam Fiyat
5,82 € 5,82 €
5,42 € 54,20 €
5,26 € 131,50 €
5,13 € 256,50 €
5,01 € 501,00 €
4,95 € 1.237,50 €

Ürün Niteliği Öznitelik Değeri Özellik Seçin
Micron Technology
Ürün Kategorisi: DRAM
RoHS:  
SDRAM - DDR
512 Mbit
16 bit
200 MHz
TSOP-66
32 M x 16
700 ps
2.5 V
2.7 V
0 C
+ 70 C
MT46V
Tray
Marka: Micron
Neme Duyarlı: Yes
Montaj Stili: SMD/SMT
Ürün Tipi: DRAM
Fabrika Paket Miktarı: 1080
Alt kategori:: Memory & Data Storage
Besleme Akımı - Maks: 85 mA
Birim Ağırlık: 8,396 g
Bulunan ürünler:
Benzer ürünleri göstermek için en az bir onay kutusu seçin
Bu kategorideki benzer ürünleri göstermek için yukarıda en az bir onay kutusu seçin.
Seçilen özellikler: 0

                        
The factory is currently not accepting orders for this product.

Bu işlev için JavaScript'in etkinleştirilmesi gerekir.

CNHTS:
8542329010
CAHTS:
8542320020
USHTS:
8542320028
MXHTS:
8542320299
ECCN:
EAR99

DDR SDRAM

Micron DDR SDRAM allows applications to transfer data on the rising and falling edges of a clock signal. These features double bandwidth and improve performance over SDR SDRAM. To achieve this functionality, Micron uses a 2n-prefetch architecture where the internal data bus is double the size of the external data bus so data capture can happen two times each clock cycle.