ZL30256LFG7

Microchip Technology
579-ZL30256LFG7
ZL30256LFG7

Ürt.:

Açıklama:
Saat Sentezleyici / Titreşim Temizleyici Dual Channel Jitter Attenuator

ECAD Modeli:
Bu dosyayı ECAD Aracınız için dönüştürmek için ücretsiz Library Loader dosyasını indirin. ECAD Model hakkında daha fazla bilgi edinin.

Stok Durumu

Stok:
Stokta Yok
Fabrika Teslim Süresi:
17 Hafta Fabrikada tahmini üretim süresi.
Minimum: 1   Çoklu: 1
Birim Fiyat:
-,-- €
Toplam Fiyat:
-,-- €
Tahmini Gümrük Vergisi:

Fiyatlandırma (EUR)

Miktar Birim Fiyat
Toplam Fiyat
28,08 € 28,08 €
23,52 € 588,00 €

Ürün Niteliği Öznitelik Değeri Özellik Seçin
Microchip
Ürün Kategorisi: Saat Sentezleyici / Titreşim Temizleyici
RoHS:  
18 Output
1.045 GHz
CMOS, HCSL, HSTL, LVDS, LVPECL
CMOS
LGA-80
900 MHz
1.71 V
3.465 V
- 40 C
+ 85 C
SMD/SMT
Tray
Marka: Microchip Technology
Neme Duyarlı: Yes
İşletim Besleme Akımı: 296 mA, 422 mA
Pd - Güç Dağılımı: 1.3 W
Ürün: Jitter Attenuators
Ürün Tipi: Clock Synthesizers / Jitter Cleaners
Fabrika Paket Miktarı: 176
Alt kategori:: Clock & Timer ICs
Tip: General-Purpose
Birim Ağırlık: 190 mg
Bulunan ürünler:
Benzer ürünleri göstermek için en az bir onay kutusu seçin
Bu kategorideki benzer ürünleri göstermek için yukarıda en az bir onay kutusu seçin.
Seçilen özellikler: 0

Bu işlev için JavaScript'in etkinleştirilmesi gerekir.

USHTS:
8542390090
ECCN:
EAR99

ZL30256 General Purpose Jitter Attenuator

Microsemi / Microchip ZL30256 General Purpose Jitter Attenuator is a multi-channel high-performance, any-rate multiplier and jitter attenuator. The device simplifies board design by generating ultra-low-jitter clock signals from or attenuating clock signals while generating additional independent frequency families. With 3 independent jitters attenuating DPLL channels, it provides the ability to create 5 different frequency families. The Microsemi / Microchip ZL30256 offers best-in-class jitter performance and can create complete clock trees. This feature improves design reliability, reduces the bill of materials (BOM) cost, and simplifies the design by replacing multiple PLLs and peripheral timing components.